{"id":665,"date":"2025-10-20T07:46:43","date_gmt":"2025-10-20T07:46:43","guid":{"rendered":"https:\/\/bcpcbsz.com\/?p=665"},"modified":"2025-10-20T09:10:56","modified_gmt":"2025-10-20T09:10:56","slug":"vincoli-di-progettazione-pcb-parte-ii","status":"publish","type":"post","link":"https:\/\/bcpcbsz.com\/it\/vincoli-di-progettazione-pcb-parte-ii\/","title":{"rendered":"Vincoli di progettazione dei PCB (parte II)"},"content":{"rendered":"
I. Determinazione dell'area del loop in base alla radiazione<\/h2>\n\n\n\n
Le caratteristiche di riflessione delle linee di trasmissione a terminazione aperta determinano la lunghezza massima della linea. A causa dei requisiti obbligatori per la radiazione EM del prodotto, sia l'area del loop che la lunghezza della linea sono vincolate. Quando si utilizza un involucro non schermato, questi vincoli sono implementati direttamente dal PCB.<\/p>\n\n\n\n
\n
Nota: quando si utilizzano carichi con terminazione in serie nella progettazione di circuiti logici asincroni, \u00e8 necessario considerare la quasi-stabilit\u00e0. I circuiti di ingresso logici simmetrici non sono in grado di determinare se il segnale di ingresso \u00e8 alto o basso, il che potrebbe portare a condizioni di uscita indefinite.<\/li>\n<\/ul>\n\n\n
\n<\/figure><\/div>\n\n\n
Per i segnali logici nel dominio della frequenza, l'ampiezza spettrale della corrente \u00e8 inversamente proporzionale al quadrato della frequenza oltre la larghezza di banda del segnale logico (= 1\/\u03c0.\u03c4r). Espressa in frequenza angolare, l'impedenza irradiata dal loop rimane proporzionale al quadrato della frequenza. Di conseguenza, \u00e8 possibile calcolare l'area massima del loop, determinata dalla frequenza di clock o frequenza di ripetizione, dal tempo di salita o larghezza di banda del segnale logico e dall'ampiezza della corrente nel dominio del tempo. La forma d'onda della corrente \u00e8 determinata dalla forma d'onda della tensione, con il tempo di semiampiezza della corrente approssimativamente uguale al tempo di salita della tensione.<\/p>\n\n\n\n
L'ampiezza della corrente pu\u00f2 essere espressa in termini di frequenza angolare (=1\/\u03c0\u00b7\u03c4_r) come:<\/p>\n\n\n\n
I(f) = 2\u00b7I\u00b7\u03c4_r\/T<\/p>\n\n\n\n
Dove:<\/p>\n\n\n\n
I = Ampiezza della corrente nel dominio del tempo;<\/p>\n\n\n\n
T = Reciproco della frequenza di clock, cio\u00e8 del periodo;<\/p>\n\n\n\n
\u03c4_r = Tempo di salita della tensione, approssimativamente uguale al tempo di semiampiezza della corrente \u03c4_H.<\/p>\n\n\n\n
Questa equazione consente di calcolare l'area massima del loop per un dato circuito logico a una specifica frequenza di clock. La Tabella 5 fornisce le aree del loop corrispondenti. L'area massima del loop \u00e8 determinata dalla frequenza di clock, dal tipo di circuito logico (= corrente di uscita) e dal numero n di loop di commutazione contemporanei sul PCB.<\/p>\n\n\n
\n<\/figure><\/div>\n\n\n
Se la frequenza di clock supera i 30 MHz, \u00e8 necessario utilizzare circuiti stampati multistrato. In questo caso, lo spessore della resina epossidica varia a seconda del numero di strati, da 60 a 300 \u03bcm. Risultati accettabili su circuiti stampati a doppio strato possono essere ottenuti solo limitando il numero di segnali di clock ad alta velocit\u00e0 sul PCB, attraverso un routing accurato con tracce da strato a strato.<\/p>\n\n\n\n
Nota: in questi casi, i pacchetti DIL standard potrebbero superare i limiti dell'area del loop, rendendo necessarie misure di schermatura aggiuntive e un filtraggio appropriato.<\/p>\n\n\n\n
Tutti i connettori che collegano altri pannelli e componenti devono essere posizionati il pi\u00f9 vicino possibile tra loro. Questo impedisce che le correnti di modo comune condotte attraverso i cavi fluiscano nelle tracce del circuito stampato e previene cadute di tensione tra i punti di riferimento sul PCB dovute ai cavi di eccitazione (antenna).<\/p>\n\n\n\n
Per evitare questa interferenza di modo comune, la massa di riferimento vicino al connettore deve essere isolata dal piano di massa, dalla griglia di massa o dalla massa di riferimento del circuito sul PCB. Ove possibile, questi piani di massa devono essere collegati all'involucro metallico del prodotto. Da questo piano di massa, solo componenti ad alta impedenza, come induttori, resistori, rel\u00e8 reed e optoaccoppiatori, possono essere collegati tra le due masse. Tutti i connettori devono essere posizionati il pi\u00f9 vicino possibile tra loro per evitare che correnti esterne fluiscano attraverso le tracce del PCB o la massa di riferimento.<\/p>\n\n\n\n
![\"\"](\"https:\/\/bcpcbsz.com\/wp-content\/uploads\/2025\/10\/PCB-trace-width.webp\")
<\/figure><\/div>\n\n\n![\"\"](\"https:\/\/bcpcbsz.com\/wp-content\/uploads\/2025\/10\/PCB-board-design.webp\")
<\/figure><\/div>\n\n\n![\"\"](\"https:\/\/bcpcbsz.com\/wp-content\/uploads\/2025\/10\/PCB-ribbon-cable-1024x683.webp\")
<\/figure><\/div>\n\n\n