Substrato del package IC PCB: ingegneria di precisione per il packaging di semiconduttori mission-critical
""Stanchi delle oscillazioni di impedenza e delle deformazioni da rifusione del 10%?" La maggior parte dei negozi di PCB afferma di poter realizzare substrati per circuiti integrati. Poi arrivano i campioni: le tracce sembrano denti di sega e le schede da 0,2 mm escono dal forno con l'aspetto di patatine fritte.
Non ci limitiamo a "provare" a realizzare substrati per circuiti integrati. Garantiamo una verticalità e una planarità delle tracce che resistono a sollecitazioni fino a 260 °C. Se il vostro silicio merita una qualità migliore di quella di un "PCB standard", parliamo delle specifiche.
Substrato del package IC PCB: ingegneria di precisione per il packaging di semiconduttori mission-critical
Nel mondo dei semiconduttori, il margine di errore è pari a zero. Un substrato non è solo un supporto; è la spina dorsale elettrica e termica del silicio. Se il substrato si deforma anche solo di 20 micron durante la rifusione, o se l'impedenza varia di 7%, l'intero lotto è da scartare.
Comprendiamo la posta in gioco. Nel nostro stabilimento non ci limitiamo a "produrre" substrati per circuiti integrati
Dominio tecnico e capacità
Ci concentriamo su Basato su BT e Accumulo di ABF substrati, utilizzando MSAP (processo semi-additivo modificato) per superare i limiti della densità delle tracce.
Metriche chiave delle prestazioni
Parametro
Capacità (livello di produzione)
Larghezza/spaziatura della linea (L/S)
15μm / 15μm (controllato rigorosamente tramite LDI)
Struttura Via-in-Pad
Completamente riempito di rame, planarizzato, con fossetta < 5μm
Spessore del substrato
Opzioni ultrasottili da 0,10 mm a 0,40 mm
Controllo della deformazione
< 0,05 mm per 100 mm (post-riflusso)
Materiale di base
Resina BT Mitsubishi Gas Chemical (MGC) autentica
Perché gli ingegneri si fidano della nostra officina
1. Eliminare l'"incubo della deformazione""
Per i substrati SiP e FCCSP ultrasottili, la deformazione è la causa principale del fallimento dell'assemblaggio SMT.
Il nostro approccio: Non utilizziamo solo cicli di pressatura standard. Utilizziamo laminazione sotto vuoto compensata e analisi della distribuzione simmetrica del rame durante la fase DFM.
Il risultato: I nostri substrati mantengono la planarità attraverso molteplici cicli di rifusione senza piombo a 260°C, garantendo un assemblaggio ad alta resa per i processi di flip-chip o wire-bonding.
2. Integrità del segnale: oltre la scheda tecnica
Una tolleranza di impedenza di ±10% non è più sufficiente per il 5G o l'elaborazione ad alta velocità.
Il nostro approccio: Utilizzando Tecnologia MSAP Invece della tradizionale incisione sottrattiva, realizziamo pareti laterali di traccia verticale. Questo riduce al minimo l'"effetto pelle" e mantiene la deviazione di impedenza entro ±5%.
Prova diretta: Ogni lotto viene spedito con un rapporto di prova TDR (Time Domain Reflectometry) che conferma la coerenza del segnale su tutte le reti critiche.
3. Affidabilità certificata dai dati, non solo dalle promesse
Operiamo un Camera bianca ISO Classe 5 perché anche una particella di polvere di 5 μm può causare un cortocircuito catastrofico in un progetto con passo di 20 μm.
100% AOI + AVI: Ogni singolo strato viene scansionato tramite ispezione ottica automatizzata (AOI), seguita da ispezione visiva automatizzata (AVI) per eliminare l'errore umano nel controllo qualità finale.
Tracciabilità: Ogni pannello è marcato al laser con un ID univoco, garantendo così la completa tracciabilità fino al lotto di materia prima e al turno specifico in cui è stato lavorato.
Caso pratico: SiP HDI a 6 strati per tecnologia indossabile
La sfida:
Un marchio di dispositivi indossabili di livello 1 aveva bisogno di integrare un controller BT/BLE e oltre 50 componenti in un'area di 12x12 mm. Il progetto richiedeva un Spessore totale 0,22 mm con tracce da 20 μm. La maggior parte dei negozi ha rifiutato a causa dell'elevato rischio di "patata scheggiata" (deformazione eccessiva).
La nostra esecuzione:
Selezione del materiale: Usato ultra-sottile Nucleo BT HL832NS per il suo basso CTE (coefficiente di dilatazione termica).
Innovazione di processo: Implementato un sistema di trasporto a tensione controllata per impedire la distorsione del nucleo sottile durante le linee di placcatura orizzontali.
Validazione: Sono state condotte 1.000 ore di HAST non polarizzato (130°C/85% RH) per dimostrare la resistenza dell'isolamento a lungo termine.
Il risultato:
Il progetto è passato dall'NPI alla produzione di massa in 22 giorni. Resa finale di assemblaggio presso il cliente stabilizzata a 99.5%, riducendo significativamente il costo totale di proprietà.
Inizia la tua revisione ingegneristica
Non ci limitiamo a fornire preventivi, esaminiamo i file per verificarne la producibilità. Carica i tuoi file Gerber (RS-274X) o ODB++ e i nostri ingegneri ti forniranno un Rapporto di feedback DFM entro 24 ore.
Tempi di consegna standard: 7-10 giorni lavorativi per i prototipi.
