Substrat PCB pour boîtier de circuit intégré : Ingénierie de précision pour l’encapsulation de semi-conducteurs critiques
"Marre des variations d'impédance du 10% et des déformations dues au refusion ? La plupart des fabricants de circuits imprimés prétendent pouvoir réaliser des substrats pour circuits intégrés. Puis arrivent les échantillons : les pistes sont dentelées et les cartes de 0,2 mm d'épaisseur sortent du four avec l'aspect de chips.
Nous ne nous contentons pas de fabriquer des substrats pour circuits intégrés. Nous garantissons une verticalité et une planéité des pistes qui résistent à des contraintes de 260 °C. Si votre silicium mérite une qualité supérieure à celle des circuits imprimés standard, discutons-en.
Substrat PCB pour boîtier de circuit intégré : Ingénierie de précision pour l’encapsulation de semi-conducteurs critiques
Dans le monde des semi-conducteurs, la marge d'erreur est nulle. Un substrat n'est pas qu'un simple support ; il constitue l'ossature électrique et thermique du silicium. Si le substrat se déforme ne serait-ce que de 20 microns lors du refusion, ou si son impédance dérive de 7%, la totalité du lot est inutilisable.
Nous comprenons ces enjeux. Dans notre usine, nous ne nous contentons pas de " fabriquer " des substrats de circuits intégrés.
Domaine technique et capacités
Nous nous concentrons sur Basé sur BT et ABF-build-up substrats, utilisant MSAP (Procédé semi-additif modifié) repousser les limites de la densité des traces.
Indicateurs clés de performance
Paramètre
Capacités (niveau de production)
Largeur de ligne / Espacement (L/S)
15 μm / 15 μm (Strictement contrôlé par LDI)
Structure de via dans le pad
Entièrement rempli de cuivre, planarisé, creux < 5 μm
Épaisseur du substrat
Options ultra-minces de 0,10 mm à 0,40 mm
Contrôle de la déformation
< 0,05 mm pour 100 mm (après refusion)
Matériau de base
Résine BT authentique Mitsubishi Gas Chemical (MGC)
Pourquoi les ingénieurs font confiance à notre atelier
1. Éliminer le " cauchemar de la page de distorsion "
Pour les substrats SiP et FCCSP ultra-minces, la déformation est la cause #1 de l'échec de l'assemblage SMT.
Notre approche : Nous n'utilisons pas simplement des cycles de presse standard. Nous utilisons stratification sous vide compensée et l'analyse de la distribution symétrique du cuivre pendant l'étape DFM.
Le résultat : Nos substrats conservent leur planéité grâce à de multiples cycles de refusion sans plomb à 260 °C, garantissant un assemblage à haut rendement pour vos procédés de retournement de puce ou de liaison par fil.
2. Intégrité du signal : au-delà de la fiche technique
Une tolérance d'impédance de ±10% n'est plus suffisante pour la 5G ou le calcul haute vitesse.
Notre approche : En utilisant Technologie MSAP Au lieu de la gravure soustractive traditionnelle, nous obtenons des parois latérales verticales. Ceci minimise l'effet de peau et maintient l'écart d'impédance dans les limites acceptables. ±5%.
Preuve directe : Chaque lot est expédié avec un rapport de test TDR (réflectométrie dans le domaine temporel) confirmant la cohérence du signal sur tous les réseaux critiques.
3. Une fiabilité certifiée par des données, et non par de simples promesses.
Nous exploitons un salle blanche de classe ISO 5 car même une particule de poussière de 5 μm peut provoquer un court-circuit catastrophique dans une conception à pas de 20 μm.
100% AOI + AVI : Chaque couche est scannée par inspection optique automatisée (AOI), suivie d'une inspection visuelle automatisée (AVI) pour éliminer les erreurs humaines dans le contrôle qualité final.
Traçabilité : Chaque panneau est marqué au laser avec un identifiant unique, assurant une traçabilité complète jusqu'au lot de matière première et à l'équipe spécifique qui l'a traité.
Cas pratique : SiP HDI 6 couches pour technologies portables
Le défi :
Une marque de premier plan dans le domaine des objets connectés portables devait intégrer un contrôleur BT/BLE et plus de 50 composants dans un espace de 12 x 12 mm. La conception exigeait un épaisseur totale de 0,22 mm avec des traces de 20 μm. La plupart des magasins ont refusé en raison du risque extrême de " déformation en ébréchure " (déformation excessive).
Notre exécution :
Sélection des matériaux : Utilisé ultra-mince Noyau BT HL832NS pour son faible CTE (coefficient de dilatation thermique).
Innovation de processus : Mise en œuvre d'un système porteur à tension contrôlée pour éviter la déformation des âmes minces lors des lignes de placage horizontales.
Validation: 1 000 heures de HAST non polarisé (130 °C/851 TP4T HR) ont été effectuées pour prouver la résistance d'isolation à long terme.
Le résultat :
Le projet est passé de la phase de développement de nouveaux produits à la production de masse en 22 jours. Le rendement d'assemblage final sur le site du client s'est stabilisé à 99.5%, réduisant considérablement leur coût total de possession.
Commencez votre revue d'ingénierie
Nous ne nous contentons pas de vous donner un prix ; nous vérifions la faisabilité de vos fichiers. Téléchargez vos fichiers Gerber (RS-274X) ou ODB++, et nos ingénieurs vous fourniront une… Rapport de retour d'information DFM sous 24 heures.
Délai de livraison standard : 7 à 10 jours ouvrables pour les prototypes.
