El sustrato del circuito integrado (CI) es el chip que conforma el chip desnudo. Es la parte central del encapsulado, proporcionando soporte, disipación de calor y protección al chip, además de la conexión electrónica entre el chip y la placa de circuito impreso (PCB). Es una pieza clave en el proceso de empaquetado, representando entre 35 y 551 TP4T del coste total del proceso.
Con la evolución de la tecnología de procesamiento de obleas, han aumentado los requisitos de rendimiento en cuanto a densidad de cableado de obleas, velocidad de transmisión, interferencia de señal, etc., lo que ha incrementado gradualmente la demanda de sustratos de empaquetado de circuitos integrados.
SUB
Característica
FC-CS
2~6 capas
Ancho/Espacio de línea típico: 12/12 μm - 25 μm/25 μm
WB-CSP
2~6 capas
Tamaño del paquete: 33 mm - 2323 mm
Espesor: 0,11 mm - 0,56 mm
Ancho/Espacio de línea típico: 25/25 μm - 40 μm/40 μm
Sorbo
Compatible con soluciones BGA, LGA, Flip Chip e híbridas
Control preciso del ancho de línea de impedancia, excelente rendimiento de disipación de calor
PCB de sustrato de CI: diseñadas para encapsulado avanzado de CI
Las PCB de sustrato para circuitos integrados (también llamadas sustratos de encapsulado) son la capa de interconexión de alta densidad entre el chip de silicio y la PCB del sistema. Permiten un enrutamiento ultrafino, la construcción de microvías, un soporte mecánico estable y un rendimiento eléctrico/térmico controlado para encapsulados modernos como FC-BGA, BGA, CSP y SiP.
Si su diseño impulsa el conteo de E/S, el paso de relieve, el grosor o el rendimiento de alta velocidad, el sustrato es la base que hace que el paquete sea fabricable y confiable.
1) Sustrato de CI vs. PCB estándar (¿Por qué es importante?)
Artículo
Sustrato de circuito impreso (PCB)
PCB del sistema estándar
Posición
Debajo del chip, dentro del paquete del CI
Placa base para el montaje del sistema
Objetivo
Microinterconexión de matriz a placa
Enrutamiento del sistema y ensamblaje de componentes
Tamaño de la característica
Trazas/almohadillas/vías ultrafinas
Características más grandes que los sustratos
Vía tecnología
Microvías láser + acumulación secuencial
Vías mecánicas / algunas HDI
Riesgos clave
Deformación, fiabilidad de microvías, registro
Costo, ensamblaje, balance SI/térmico
Qué significa esto para los compradores: No solo está comprando una PCB. Está comprando una plataforma de empaquetado de precisión que determina el rendimiento, la deformación y la fiabilidad a largo plazo.
2) Aplicaciones típicas
Los sustratos de CI se utilizan ampliamente en:
IA / HPC / Centros de datos: E/S muy alta, enrutamiento de escape denso, rutas de señal de baja pérdida.
5G / RF / Redes: Impedancia estricta, baja pérdida de inserción, control dieléctrico estable.
Módulos de potencia y ADAS automotrices: Confiabilidad del ciclo térmico, control de riesgo CAF, larga vida útil.
SiP / Electrónica de consumo compacta: Paquetes ultrafinos e integración 3D que ahorra espacio.
3) Cómo elegir el material y la estructura
Familias de materiales (elegir por rendimiento y montaje):
Resinas de reconstrucción tipo ABF: Preferido para FC-BGA de E/S alta y matrices AI/HPC grandes.
Resinas tipo BT: estable y rentable para sustratos BGA/CSP.
Opciones basadas en PI: para secciones flexibles o que requieran curvatura en módulos compactos.
Opciones de cerámica: Se utiliza cuando se requiere estabilidad térmica extrema o densidad de potencia.
Selección de estructura (elegir por objetivo del paquete):
Matriz grande/E/S muy alta (FC-BGA): Sustrato de acumulación multicapa para máxima densidad de enrutamiento.
Alta frecuencia / mmWave: apilamientos de baja pérdida para proteger SI/PI a alta velocidad.
Módulos SiP ultrafinos: Núcleo delgado + acumulación de microvías para reducir la altura del paquete.
Si no está seguro, envíe el tipo de paquete de destino, el tono de mejora y el objetivo de rendimiento: podemos recomendar una combinación impulsada por DFM.
4) Capacidades de fabricación básicas
Área de Capacidad
Lo que más importa
Acumulación de líneas finas
Mínimo rastro/espacio para escape de paso de golpe
Características principales
Enrutamiento estable en capas centrales
microvías láser
Diámetro, anillo de almohadilla, opciones apiladas/escalonadas
Capas de acumulación
1+N+1 / 2+N+2 / multi-SBU
Registro
Ventana de alineación de capa a capa
Control de deformación
Planitud del paquete para rendimiento de ensamblaje
Consejo para el comprador: Solicite esta tabla a cualquier proveedor. Si los límites no están claros, la cotización será una conjetura.
5) Consejos de DFM que mejoran el rendimiento y controlan los costos
Estrategia de microvía:
Usar microvías escalonadas donde la densidad permita una mejor confiabilidad y costo.
Reservar microvías apiladas Sólo para zonas críticas de alta densidad.
Mantener las características finas en ventanas estables: Evite llevar todas las redes críticas al mínimo absoluto de líneas/espacios a menos que el enrutamiento realmente lo necesite.
Equilibrio de cobre y apilamientos simétricos: Esta es la forma más rápida de reducir la deformación, especialmente para sustratos FC-BGA grandes.
Diseño de almohadilla impulsado por ensamblaje: Adapte la geometría y el acabado de la almohadilla al paso del golpe/bola y al flujo de ensamblaje desde el principio.
Una breve revisión del DFM antes del lanzamiento generalmente ahorra más tiempo que cualquier optimización posterior.
6) Lista de verificación de RFQ (envíela para obtener una cotización rápida y precisa)
Artículo de RFQ
Qué proporcionar
Por qué es necesario
Archivos de diseño
Gerber o ODB++
Confirma la densidad y las características del enrutamiento
Apilado
Espesor dieléctrico + pesos de cobre
Valida la impedancia y la viabilidad de la acumulación.
Tipo de paquete
FC-BGA / BGA / CSP / SiP
Determina la estructura y el acabado.
Información sobre matrices y golpes
Tamaño de la matriz, paso de relieve, número de E/S
Comprueba la capacidad de escape
Objetivos de confiabilidad
Clase IPC, ciclo térmico, rango de temperatura
Plan de prueba de cerraduras y elección de materiales
Plan de cantidad
Prototipo / MPQ / volumen anual
Optimiza costos y plazos de entrega
Envíelos una vez y recibirá una cotización práctica en lugar de una estimación aproximada.
7) Flujo típico del proyecto
Confirmación de DFM y apilamiento: Alinear objetivos de densidad, impedancia y deformación.
Construcción del prototipo: Verificar el montaje y el rendimiento eléctrico.
Validación de confiabilidad: Choque térmico/ciclado, cribado CAF según requisito.
Producción en masa: Rendimiento estable, entrega consistente, trazabilidad completa del lote.
Preguntas frecuentes
¿Puede una PCB estándar reemplazar un sustrato IC? No. Las PCB estándar generalmente no pueden cumplir con la densidad de enrutamiento a microescala, el registro y el control de deformación requeridos para los paquetes de circuitos integrados.
¿Son los sustratos de CI adecuados para dispositivos de alta frecuencia? Sí. Con materiales de baja pérdida y un control de impedancia estricto, los sustratos se utilizan ampliamente en 5G, front-ends de RF y paquetes de computación de alta velocidad.
¿Puedes ayudarme a optimizar las reglas de apilamiento o enrutamiento? Sí. Comparta su rendimiento objetivo y su evaluación preliminar para obtener una recomendación basada en DFM.
¿Está listo para comenzar su proyecto de sustrato IC?
Si está desarrollando un paquete avanzado y necesita un sustrato para una construcción de líneas finas, microvías fiables y un rendimiento estable en la producción en masa, envíe su Gerber y su apilado objetivo para obtener rápidamente comentarios y presupuesto de DFM. La alineación temprana de la estructura y la viabilidad de fabricación es la vía más rápida para un prototipo estable y un escalado sin problemas.
