{"id":566,"date":"2025-09-28T07:13:31","date_gmt":"2025-09-28T07:13:31","guid":{"rendered":"https:\/\/bcpcbsz.com\/?p=566"},"modified":"2026-07-01T15:44:54","modified_gmt":"2026-07-01T15:44:54","slug":"minderung-der-auswirkungen-von-ubertragungsleitungen-auf-hochgeschwindigkeits-leiterplatten","status":"publish","type":"post","link":"https:\/\/bcpcbsz.com\/de\/minderung-der-auswirkungen-von-ubertragungsleitungen-auf-hochgeschwindigkeits-leiterplatten\/","title":{"rendered":"Methoden zur Abschw\u00e4chung von \u00dcbertragungsleitungseffekten | High-Speed PCB"},"content":{"rendered":"

Um den durch die vorgenannten Ma\u00dfnahmen hervorgerufenen Auswirkungen zu begegnen Probleme mit \u00dcbertragungsleitungen<\/a>, Wir er\u00f6rtern Methoden zur Kontrolle dieser Effekte aus folgenden Perspektiven.<\/p>\n\n\n\n

1. Die Routingl\u00e4nge kritischer Netzleitungen muss streng kontrolliert werden.<\/h2>\n\n\n\n

Bei Schaltungen mit schnellen Flanken\u00fcberg\u00e4ngen m\u00fcssen die Auswirkungen von \u00dcbertragungsleitungen auf der Leiterplatte ber\u00fccksichtigt werden. Dieses Problem tritt besonders h\u00e4ufig bei modernen, hochfrequent getakteten integrierten Schaltungen auf. Grundlegende Prinzipien zur Behebung dieses Problems sind: \u2013 Bei CMOS- oder TTL-Schaltungen mit Betriebsfrequenzen unter 10 MHz sollte die Leiterbahnl\u00e4nge 7 Zoll nicht \u00fcberschreiten. \u2013 Bei Frequenzen bis 50 MHz sollte die Leiterbahnl\u00e4nge 1,5 Zoll nicht \u00fcberschreiten. \u2013 Bei Frequenzen ab 75 MHz sollte die Leiterbahnl\u00e4nge auf 1 Zoll begrenzt werden. \u2013 Bei GaAs-Chips sollte die maximale Leiterbahnl\u00e4nge 0,3 Zoll betragen. Eine \u00dcberschreitung dieser Grenzwerte f\u00fchrt zu \u00dcbertragungsleitungseffekten.<\/p>\n\n\n

\n
\"\"<\/figure><\/div>\n\n\n

2. Rationale Planung der Leiterbahntopologie<\/h2>\n\n\n\n

Ein weiterer Ansatz zur Minderung von \u00dcbertragungsleitungseffekten besteht in der Auswahl geeigneter Leitungswege und Abschlusstopologien. Die Leiterbahntopologie beschreibt die Reihenfolge und den Aufbau der Verdrahtung eines Netzwerkkabels. Bei Verwendung von Hochgeschwindigkeitslogikbausteinen werden Signale mit schnell wechselnden Flanken durch Abzweigleitungen auf dem Hauptsignalstrang verzerrt, sofern die Abzweigl\u00e4ngen nicht extrem kurz gehalten werden. Typischerweise werden f\u00fcr die Leiterplattenverdrahtung zwei grundlegende Topologien verwendet: Reihenschaltung und Sternverdrahtung.<\/p>\n\n\n

\n
\"\"<\/figure><\/div>\n\n\n

Bei der Daisy-Chain-Verdrahtung verlaufen die Leiterbahnen vom Treiber nacheinander zu jedem Empf\u00e4nger. Werden Serienwiderst\u00e4nde zur Signalmodifikation eingesetzt, sollten diese direkt neben dem Treiber platziert werden. Die Daisy-Chain-Verdrahtung bietet die beste Leistung bei der Unterdr\u00fcckung von Oberwellenst\u00f6rungen auf den Leiterbahnen. Allerdings weist diese Verdrahtungsmethode die niedrigste Erfolgsrate auf und erreicht selten eine 100%-Verdrahtung. In der Praxis minimieren wir die Stichleitungsl\u00e4ngen bei der Daisy-Chain-Verdrahtung. Ein sicherer Wert f\u00fcr die Stichleitungsl\u00e4nge ist: Stichleitungsverz\u00f6gerung \u2264 Trt * 0,1.<\/p>\n\n\n\n

Beispielsweise sollten Stichleitungsl\u00e4ngen in Hochgeschwindigkeits-TTL-Schaltungen weniger als 1,5 Zoll betragen. Diese Topologie ben\u00f6tigt minimalen Platz auf der Leiterbahn und kann mit einem einzigen Widerstand abgeschlossen werden. Allerdings f\u00fchrt diese Leiterbahnstruktur zu asynchronem Signalempfang an verschiedenen Signalempf\u00e4ngern.
Die Sterntopologie vermeidet effektiv Probleme mit der Taktsignal-Asynchronit\u00e4t, jedoch ist die manuelle Leiterbahnf\u00fchrung auf hochdichten Leiterplatten aufwendig. Der Einsatz eines automatischen Routers ist die beste Methode zur Sternverdrahtung. An jedem Zweig sind Abschlusswiderst\u00e4nde erforderlich. Der Widerstandswert des Abschlusswiderstands muss der Wellenimpedanz der Verbindung entsprechen. Dies kann manuell oder mithilfe von CAD-Tools berechnet werden, um die Wellenimpedanz und den passenden Widerstandswert zu ermitteln.<\/p>\n\n\n

\n
\"\"<\/figure><\/div>\n\n\n

In den obigen Beispielen wurden zwar einfache Widerst\u00e4nde verwendet, komplexere Abschlussverfahren sind jedoch praktikable Alternativen. Die erste M\u00f6glichkeit ist der RC-Abschluss. Dieser reduziert den Stromverbrauch, eignet sich aber nur f\u00fcr stabile Signalbedingungen. Er ist besonders effektiv f\u00fcr die Taktleitungsanpassung. Ein Nachteil besteht darin, dass die Kapazit\u00e4t des RC-Abschlusses die Signalform und die Ausbreitungsgeschwindigkeit beeinflussen kann.<\/p>\n\n\n\n

Der Abschlusswiderstand in Reihe verursacht keine zus\u00e4tzlichen Leistungsverluste, verlangsamt jedoch die Signalausbreitung. Diese Methode wird in Bustreiberschaltungen eingesetzt, wo Zeitverz\u00f6gerungen vernachl\u00e4ssigbar sind. Ein weiterer Vorteil des Abschlusswiderstands in Reihe ist die M\u00f6glichkeit, die Anzahl der Bauteile auf der Leiterplatte und die Verdrahtungsdichte zu reduzieren.<\/p>\n\n\n\n

Die letzte Methode ist die diskrete Terminierung, bei der die passenden Bauteile in der N\u00e4he des Empf\u00e4ngers platziert werden. Zu ihren Vorteilen z\u00e4hlen die Vermeidung von Signalabsenkungen und die effektive Rauschunterdr\u00fcckung. Sie wird typischerweise f\u00fcr TTL-Eingangssignale (ACT, HCT, FAST) verwendet.<\/p>\n\n\n\n

Zus\u00e4tzlich m\u00fcssen die Geh\u00e4useart und die Ausrichtung des Abschlusswiderstands ber\u00fccksichtigt werden. SMD-Oberfl\u00e4chenmontagewiderst\u00e4nde weisen im Allgemeinen eine geringere Induktivit\u00e4t als bedrahtete Bauteile auf, weshalb SMD-Geh\u00e4use bevorzugt werden. Bei der Auswahl von Standard-Bedrahtungswiderst\u00e4nden stehen zwei Montageausrichtungen zur Verf\u00fcgung: vertikal und horizontal.<\/p>\n\n\n\n

Die vertikale Montage h\u00e4lt einen Anschluss kurz, wodurch der W\u00e4rmewiderstand zwischen Widerstand und Platine reduziert wird und die W\u00e4rme besser an die Umgebungsluft abgegeben werden kann. Allerdings erh\u00f6ht eine h\u00f6here vertikale Montage die Induktivit\u00e4t des Widerstands. Die horizontale Montage bietet aufgrund ihrer geringeren Bauh\u00f6he eine niedrigere Induktivit\u00e4t. \u00dcberhitzte Widerst\u00e4nde k\u00f6nnen jedoch driften und im schlimmsten Fall zu Unterbrechungen f\u00fchren, was die Anschlussgenauigkeit der Leiterbahnen auf der Platine beeintr\u00e4chtigt und somit einen potenziellen Fehlerfaktor darstellt.<\/p>\n\n\n\n

3. Verfahren zur Unterdr\u00fcckung elektromagnetischer St\u00f6rungen<\/h2>\n\n\n
\n
\"\"<\/figure><\/div>\n\n\n

Die effektive Behebung von Signalintegrit\u00e4tsproblemen verbessert die elektromagnetische Vertr\u00e4glichkeit (EMV) von Leiterplatten. Eine ordnungsgem\u00e4\u00dfe Erdung der Leiterplatte ist besonders wichtig. Bei komplexen Designs hat sich die Verwendung einer Signal- und einer Masseebene als \u00e4u\u00dferst effektiv erwiesen. Dar\u00fcber hinaus ist die Minimierung der Signaldichte auf der \u00e4u\u00dfersten Leiterplattenlage eine wirksame Methode zur Reduzierung elektromagnetischer Strahlung. Dies l\u00e4sst sich durch Oberfl\u00e4chenstapelung (Surface Area Stacking, SAS) oder Aufbauverfahren f\u00fcr die Leiterplattenfertigung erreichen. SAS wird durch das Hinzuf\u00fcgen d\u00fcnner Isolierschichten und Mikro-Vias realisiert, die diese Schichten auf einer Standard-Leiterplatte durchdringen. Widerst\u00e4nde und Kondensatoren k\u00f6nnen unter der Oberfl\u00e4chenlage eingebettet werden, wodurch sich die Leiterbahndichte pro Fl\u00e4cheneinheit nahezu verdoppelt und somit das Leiterplattenvolumen reduziert wird. Die Reduzierung der Leiterplattenfl\u00e4che wirkt sich signifikant auf die Leiterbahntopologie aus, was zu kleineren Stromschleifen und k\u00fcrzeren Verzweigungsl\u00e4ngen f\u00fchrt. Da die elektromagnetische Strahlung ann\u00e4hernd proportional zur Fl\u00e4che der Stromschleifen ist, ist diese Reduzierung vorteilhaft. Gleichzeitig erm\u00f6glicht die kompakte Bauform die Verwendung von Geh\u00e4usen mit hoher Pin-Dichte. Dies wiederum reduziert die Verbindungsl\u00e4ngen, wodurch Stromschleifen weiter verkleinert und die elektromagnetische Vertr\u00e4glichkeit verbessert wird.<\/p>\n\n\n\n

4. Weitere anwendbare Techniken<\/h2>\n\n\n\n

Um Spannungsspitzen in den Stromversorgungen integrierter Schaltungen (ICs) zu minimieren, sollten Entkopplungskondensatoren in die ICs integriert werden. Dies unterdr\u00fcckt effektiv St\u00f6rungen in der Stromversorgung und reduziert die Abstrahlung von Stromkreisen auf der Leiterplatte.<\/p>\n\n\n

\n
\"\"<\/figure><\/div>\n\n\n

Entkopplungskondensatoren sorgen f\u00fcr eine optimale Gl\u00e4ttung von St\u00f6rimpulsen, wenn sie direkt an die Stromversorgungsanschl\u00fcsse des ICs anstatt an die Stromversorgungsebene angeschlossen werden. Dies erkl\u00e4rt, warum manche Ger\u00e4tesockel Entkopplungskondensatoren enthalten, w\u00e4hrend andere erfordern, dass diese Kondensatoren \u00e4u\u00dferst nah am Ger\u00e4t positioniert werden.<\/p>\n\n\n\n

Alle Hochgeschwindigkeits- und Hochleistungskomponenten sollten so nah wie m\u00f6glich beieinander platziert werden, um Spannungsspitzen in der Stromversorgung zu minimieren.<\/p>\n\n\n\n

Ohne eine Stromversorgungsebene bilden lange Stromleitungen Schleifen zwischen Signal und Masse, die sowohl Strahlungsquellen als auch anf\u00e4llige Schaltkreise darstellen.<\/p>\n\n\n\n

Eine Leiterbahn, die eine Schleife bildet, ohne dasselbe Netz oder andere Leiterbahnen zu kreuzen, wird als offene Schleife bezeichnet. Kreuzt die Schleife andere Leiterbahnen im selben Netz, entsteht eine geschlossene Schleife. In beiden F\u00e4llen treten Antenneneffekte auf (Drahtantennen und Schleifenantennen). Antennen strahlen elektromagnetische St\u00f6rungen (EMI) nach au\u00dfen ab und fungieren gleichzeitig selbst als empfindliche Schaltungen. Geschlossene Schleifen sind besonders relevant, da ihre Abstrahlung ann\u00e4hernd proportional zur Schleifenfl\u00e4che ist.<\/p>\n\n\n\n

Abschluss<\/h2>\n\n\n\n

Die Entwicklung von Hochgeschwindigkeitsschaltungen ist ein \u00e4u\u00dferst komplexer Prozess. Die hier beschriebene Methodik befasst sich speziell mit diesen Herausforderungen. Dar\u00fcber hinaus f\u00fchren die zahlreichen Faktoren, die bei der Entwicklung von Hochgeschwindigkeitsschaltungen ber\u00fccksichtigt werden m\u00fcssen, h\u00e4ufig zu widerspr\u00fcchlichen Priorit\u00e4ten. Beispielsweise kann die enge Anordnung von Hochgeschwindigkeitskomponenten zwar die Verz\u00f6gerung reduzieren, aber gleichzeitig \u00dcbersprechen und erhebliche thermische Effekte verursachen. Daher m\u00fcssen bei Designentscheidungen diese Faktoren durch umfassende Abw\u00e4gungen gegeneinander abgewogen werden \u2013 die Designanforderungen m\u00fcssen erf\u00fcllt und gleichzeitig die Komplexit\u00e4t minimiert werden.<\/p>\n\n\n\n

Benchuang Electronics bietet hochwertige PCB-Layout<\/a> und Hochgeschwindigkeits-Leiterplatte<\/a> Dienstleistungen. Nehmen Sie Kontakt mit uns auf und senden Sie uns Ihre Spezifikationen.<\/p>","protected":false},"excerpt":{"rendered":"

Um den Auswirkungen der zuvor genannten \u00dcbertragungsleitungsprobleme zu begegnen, werden Methoden zur Kontrolle dieser Effekte aus folgenden Perspektiven diskutiert: 1. Strenge Kontrolle der Routing-L\u00e4nge kritischer Netzleitungen: Bei Designs mit schnellen Kanten\u00fcberg\u00e4ngen m\u00fcssen die Auswirkungen der \u00dcbertragungsleitungen auf die Leiterplatte ber\u00fccksichtigt werden. Dieses Problem tritt insbesondere bei modernen Hochfrequenzanwendungen h\u00e4ufig auf. [\u2026]<\/p>","protected":false},"author":2,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"footnotes":""},"categories":[3],"tags":[23,18,24],"class_list":["post-566","post","type-post","status-publish","format-standard","hentry","category-news","tag-high-speed-pcb-design","tag-pcb-design","tag-pcb-routing"],"_links":{"self":[{"href":"https:\/\/bcpcbsz.com\/de\/wp-json\/wp\/v2\/posts\/566","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/bcpcbsz.com\/de\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/bcpcbsz.com\/de\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/bcpcbsz.com\/de\/wp-json\/wp\/v2\/users\/2"}],"replies":[{"embeddable":true,"href":"https:\/\/bcpcbsz.com\/de\/wp-json\/wp\/v2\/comments?post=566"}],"version-history":[{"count":2,"href":"https:\/\/bcpcbsz.com\/de\/wp-json\/wp\/v2\/posts\/566\/revisions"}],"predecessor-version":[{"id":647,"href":"https:\/\/bcpcbsz.com\/de\/wp-json\/wp\/v2\/posts\/566\/revisions\/647"}],"wp:attachment":[{"href":"https:\/\/bcpcbsz.com\/de\/wp-json\/wp\/v2\/media?parent=566"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/bcpcbsz.com\/de\/wp-json\/wp\/v2\/categories?post=566"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/bcpcbsz.com\/de\/wp-json\/wp\/v2\/tags?post=566"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}