{"id":516,"date":"2025-09-17T06:49:22","date_gmt":"2025-09-17T06:49:22","guid":{"rendered":"https:\/\/bcpcbsz.com\/?p=516"},"modified":"2025-09-28T09:12:55","modified_gmt":"2025-09-28T09:12:55","slug":"leitfaden-zur-leiterplattenlaminat-konstruktion-von-der-materialauswahl-bis-zum-lagenaufbau","status":"publish","type":"post","link":"https:\/\/bcpcbsz.com\/de\/leitfaden-zur-leiterplattenlaminat-konstruktion-von-der-materialauswahl-bis-zum-lagenaufbau\/","title":{"rendered":"Von der Materialauswahl bis zum Stackup-Design | PCB-Laminat-Design-Leitfaden"},"content":{"rendered":"

1. Was ist ein mehrlagiger Leiterplattenaufbau?<\/h2>\n\n\n\n

Bei der Entwicklung von Standard-Leiterplatten (ein- oder doppelseitig) sind \u00dcberlegungen zum Lagenaufbau \u00fcblicherweise nicht erforderlich. Man w\u00e4hlt in der Regel Laminate, deren Kupfer- und Leiterplattendicke den Designanforderungen f\u00fcr die direkte Weiterverarbeitung entsprechen. Bei Leiterplatten mit vier oder mehr Lagen hat der Lagenaufbau jedoch direkten Einfluss auf Leistung und Kosten.<\/p>\n\n\n

\n
\"\"<\/figure><\/div>\n\n\n

Mehrlagige Leiterplatten werden hergestellt, indem kupferkaschierte Kernplatinen, Prepreg (PP) und Kupferfolie entsprechend dem Schichtaufbau durch einen Kompressionsprozess laminiert werden.<\/p>\n\n\n\n

Bevor das Leiterplattendesign beginnt, ermitteln Layout-Ingenieure die Anzahl der Lagen anhand der Platinenabmessungen, der Schaltungsgr\u00f6\u00dfe und der EMV-Anforderungen. Anschlie\u00dfend legen sie die Bauteilplatzierung fest und finalisieren die Aufteilung in Signal-, Versorgungs- und Masseebenen.<\/p>\n\n\n\n

2. Gestaltungsprinzipien f\u00fcr Leiterplattenlaminate<\/h2>\n\n\n\n

Bei der Entwicklung von Leiterplattenlaminaten m\u00fcssen zahlreiche Faktoren ber\u00fccksichtigt werden, darunter die Anzahl der Lagen, der Signaltyp, die Dicke der Leiterplatte, die Materialauswahl, die Kupferdicke, die Impedanzkontrolle, die EMI\/EMV-Abschirmung, das W\u00e4rmemanagement, die Kosten und die Testbarkeit.<\/p>\n\n\n\n

Erf\u00fcllung der Anforderungen an die Signalintegrit\u00e4t f\u00fcr die Hochgeschwindigkeitssignalweiterleitung<\/h3>\n\n\n\n

F\u00fcr kritische Signalleitungen muss eine GND\/Signal\/GND-Verdrahtungskonfiguration implementiert werden. Benachbarte Signalebenen sollten Streifenleitungen mit senkrechter Verdrahtung verwenden, um \u00dcbersprechen zu minimieren. Aus Gr\u00fcnden der Signalintegrit\u00e4t sollten kritische Hochgeschwindigkeitssignale \u00fcber Streifenleitungen, nicht aber \u00fcber Mikrostreifenleitungen verdrahtet werden.<\/p>\n\n\n\n

Breitseitig gekoppelte Streifenleitungen sind nur in absolut notwendigen F\u00e4llen empfehlenswert. Vers\u00e4tze w\u00e4hrend der Belichtung und des \u00c4tzprozesses der Leiterplatte k\u00f6nnen zu Fehlausrichtungen f\u00fchren, was die Fertigung erschwert und die Impedanzkonsistenz beeintr\u00e4chtigt.<\/p>\n\n\n

\n
\"\"<\/figure><\/div>\n\n\n

Auswahl von Leiterplattensubstraten, Polypropylen und Kupferfolie<\/h3>\n\n\n\n

FR-4 erf\u00fcllt dank seiner geringen Kosten und guten elektrischen Eigenschaften die meisten Anforderungen an Leiterplatten. Hochgeschwindigkeits-Leiterplatten verwenden typischerweise Hochgeschwindigkeitsmaterialien wie Panasonics Megtron 4\/6. HF-Leiterplatten nutzen Substrate aus Kohlenstoff-Wasserstoff, Teflon oder Keramik. Designs mit hohen Anforderungen an die W\u00e4rmeableitung, wie beispielsweise Beleuchtungsplatinen f\u00fcr die Automobilindustrie, verwenden Aluminium- oder Kupfersubstrate. Glassubstrate sind in Displayanwendungen wie Mini-LEDs weit verbreitet.<\/p>\n\n\n\n

PCB-Platinenspezifikationen<\/td><\/tr>
Elektrische Eigenschaften<\/td>Dielektrischer Verlustfaktor (df)<\/td><\/tr>
Dielektrizit\u00e4tskonstante (dk)<\/td><\/tr>
Spannungsfestigkeit<\/td><\/tr>
Physikalische Eigenschaften<\/td>Glas\u00fcbergangstemperatur (Tg)<\/td><\/tr>
Thermische Zersetzungstemperatur (Td)<\/td><\/tr>
Relativer Kriech- und Spurverfolgungsindex (CTI)<\/td><\/tr>
CAF-Resistenz<\/td><\/tr>
Wasseraufnahme<\/td><\/tr>
Entflammbarkeit<\/td><\/tr>
W\u00e4rmeleitf\u00e4higkeit<\/td><\/tr>
Mechanische Eigenschaften<\/td>Sch\u00e4lfestigkeit von Kupferfolie<\/td><\/tr>
Biegefestigkeit<\/td><\/tr>
Thermische Belastung<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n

Materialauswahl f\u00fcr Hochgeschwindigkeits-Leiterplatten<\/h3>\n\n\n\n

Hochgeschwindigkeits-Leiterplatten ben\u00f6tigen dielektrische Materialien mit minimalem Verlustfaktor und geringster Dielektrizit\u00e4tskonstante. Die Entwicklung solcher Leiterplatten erfordert daher besondere Aufmerksamkeit hinsichtlich der Materialspezifikationen, insbesondere von Glasfaser, dielektrischer Matrix und Kupfer. Signale mit h\u00f6heren Datenraten weisen h\u00f6here Frequenzanteile und k\u00fcrzere Wellenl\u00e4ngen auf, wodurch Impedanzdiskontinuit\u00e4ten zu verst\u00e4rkten Reflexionen f\u00fchren. Zu ber\u00fccksichtigen sind unter anderem die Auswirkungen der Glasfaserstruktur und die Oberfl\u00e4chenrauheit der Kupferfolie.<\/p>\n\n\n\n

Der durch Glasfasergewebe hervorgerufene Glasfasereffekt<\/h3>\n\n\n\n

Unterschiedliche Glasfasern weisen verschiedene Webdichten, Fensterdicken und Verflechtungsdicken auf. Werden Signale \u00fcber Fensterfasern anstatt \u00fcber Glasfasern geleitet, unterscheiden sich ihre Eigenschaften (Impedanz, Laufzeit, D\u00e4mpfung) aufgrund der unterschiedlichen Dk\/Df-Eigenschaften von Fensterfasern und Glasfasern. Dieses Ph\u00e4nomen ist als Glasfasereffekt bekannt.<\/p>\n\n\n

\n
\"\"<\/figure><\/div>\n\n\n

Methoden zur Minderung des Glasfasereffekts:<\/strong><\/p>\n\n\n\n

W\u00e4hlen Sie Glasfasermaterialien mit minimierten Harzfenstern.<\/p>\n\n\n\n

Verwenden Sie Routing-Techniken wie Zickzack in 10\u00b0-Winkeln.<\/p>\n\n\n\n

Bitten Sie den Leiterplattenhersteller, die Platine w\u00e4hrend der Fertigung um einen bestimmten Winkel zu drehen.<\/p>\n\n\n\n

Verwenden Sie Flachgewebe oder Leinwandgewebe.<\/p>\n\n\n\n

Kupferrauheit<\/h3>\n\n\n\n

Die Rauheit von Kupferleitern (Kupferporen) f\u00fchrt zu ungleichm\u00e4\u00dfiger Leiterbahnbreite und -abst\u00e4nden, was eine unkontrollierbare Impedanz zur Folge hat. Zus\u00e4tzlich konzentriert sich der Strom aufgrund des Skin-Effekts in der N\u00e4he der Leiteroberfl\u00e4che. Die Oberfl\u00e4chenrauheit von Kupfer beeinflusst die Signalausbreitungsl\u00e4nge.<\/p>\n\n\n\n

3. Kupferdicke pro Leiterplattenlage<\/h2>\n\n\n\n

Die Dicke der Kupferfolie auf Leiterplatten wird in Unzen (oz) gemessen. G\u00e4ngige Dicken sind 0,5 oz (Innenlagen), 1 oz (Au\u00dfenlagen) und 2 oz, die haupts\u00e4chlich in Konsumg\u00fctern und Kommunikationsprodukten verwendet werden. Dickere Kupferfolien mit mehr als 3 oz kommen typischerweise in der Hochspannungs- und Hochstrom-Leistungselektronik zum Einsatz.<\/p>\n\n\n

\n
\"\"<\/figure><\/div>\n\n\n

Beim Lagenaufbau muss die Kupferdicke so abgestimmt sein, dass die Stromversorgungs- und Masseebenen die Anforderungen an die Strombelastbarkeit erf\u00fcllen. F\u00fcr die Signalschicht ist aufgrund geringerer Leiterbahnbreiten und -abst\u00e4nde eine d\u00fcnnere Kupferschicht erforderlich, um die pr\u00e4zisen \u00c4tzvorgaben zu erf\u00fcllen. Hochgeschwindigkeitssignalleitungen unterliegen dem Skin-Effekt, bei dem der Strom haupts\u00e4chlich nahe der Kupferfolienoberfl\u00e4che flie\u00dft. Dickeres Kupfer verbessert die Leistung nicht. Daher betr\u00e4gt die Kupferdicke der inneren Signalschicht typischerweise 0,5 oz.<\/p>\n\n\n\n

Schichtimpedanzkontrolle<\/h2>\n\n\n\n

Viele Schnittstellensignalleitungen auf Leiterplatten haben Impedanzanforderungen, wie z. B. g\u00e4ngige unsymmetrische 50 \u03a9 oder differenzielle 100 \u03a9. Die Impedanzkontrolle erfordert eine Referenzebene, die typischerweise vier oder mehr Lagen ben\u00f6tigt.<\/p>\n\n\n\n

Fehlanpassungen der Impedanz verursachen Signalverzerrungen, Reflexionen und Abstrahlung \u2013 Probleme mit der Signalintegrit\u00e4t, die die Leistung von Leiterplatten beeintr\u00e4chtigen. Leiterbahnparameter wie Kupferdicke, Dielektrizit\u00e4tskonstante, Breite und Abstand beeinflussen die Impedanz. Mithilfe von EDA-Tools l\u00e4sst sich die Impedanz berechnen und die Leiterbahnparameter entsprechend dem geplanten Lagenaufbau anpassen. Die meisten Standard-Leiterplattenhersteller k\u00f6nnen die Impedanz innerhalb von 10% kontrollieren.<\/p>\n\n\n\n

4. Schichtaufbau durch Via-Struktur<\/h2>\n\n\n\n
\"\"<\/figure>\n\n\n\n

Durchkontaktierungen durchdringen die gesamte Leiterplatte und verbinden alle Lagen. Blind-Vias verbinden \u00e4u\u00dfere Lagen mit einer oder mehreren inneren Lagen, ohne die Leiterplatte zu durchdringen. Vergrabene Vias verbinden ausschlie\u00dflich innere Lagen.<\/p>\n\n\n\n

Hochdichte Leiterplatten (HDI-Leiterplatten) verwenden h\u00e4ufig Blind- und vergrabene Durchkontaktierungen, um den Leiterbahnplatz zu optimieren. Diese Durchkontaktierungen erfordern jedoch mehrere Laminierungsschritte, was die Fertigungskomplexit\u00e4t und -kosten erh\u00f6ht.<\/p>\n\n\n\n

Bei der Laminatkonstruktion sollte die gesamte Durchkontaktierungsstruktur entsprechend den Konstruktionsanforderungen geplant werden. Wo m\u00f6glich, sollten die Durchkontaktierungskonfigurationen vereinfacht werden, ohne die Konstruktionsintegrit\u00e4t zu beeintr\u00e4chtigen.<\/p>\n\n\n\n

5. EMV-Design f\u00fcr Leiterplattenlaminate<\/h2>\n\n\n\n

Die EMV-Konstruktion von Leiterplattenaufbauten folgt diesen Prinzipien:<\/p>\n\n\n\n

Die Versorgungs- und Massefl\u00e4chen sollten auf der Platine m\u00f6glichst nahe beieinander liegen, typischerweise mit der Massefl\u00e4che \u00fcber der Versorgungsfl\u00e4che. Diese Anordnung nutzt die Zwischenschichtkapazit\u00e4t effektiv als Gl\u00e4ttungskapazit\u00e4t f\u00fcr die Stromversorgung und schirmt gleichzeitig die von der Versorgungsfl\u00e4che ausgehenden Abstrahlstr\u00f6me ab.<\/p>\n\n\n\n

Stromversorgungs- und Massefl\u00e4chen sollten auf den inneren Lagen angeordnet werden. Die Massefl\u00e4che kann als Abschirmung dienen und so die systembedingten Gleichtaktst\u00f6rungen auf der Leiterplatte effektiv unterdr\u00fccken und die verteilte Impedanz von Hochfrequenz-Stromquellen reduzieren.<\/p>\n\n\n\n

Um Effekte der Flusskompensation zu erzielen, sollten Routing-Ebenen nach M\u00f6glichkeit in der N\u00e4he von Stromversorgungs- oder Masseebenen positioniert werden.<\/p>\n\n\n

\n
\"\"<\/figure><\/div>\n\n\n

6. Thermische Auslegung von Leiterplattenlaminaten<\/h2>\n\n\n\n

Das Design von Leiterplattenaufbauten muss ein W\u00e4rmemanagement beinhalten, um eine effiziente W\u00e4rmeableitung der Bauteile zu gew\u00e4hrleisten, thermische Sch\u00e4den zu vermeiden und die Zuverl\u00e4ssigkeit der Schaltung zu erh\u00f6hen. Im Designprozess wird zun\u00e4chst eine thermische Simulation auf Basis der Verlustleistung der Bauteile durchgef\u00fchrt. Auf Grundlage der Simulationsergebnisse wird das Bauteillayout optimiert und entsprechende L\u00f6sungen zur W\u00e4rmeableitung entwickelt.<\/p>\n\n\n\n

\n

W\u00e4hrend der Auslegungsphase des Schichtaufbaus k\u00f6nnen auch gezielte thermische Auslegungsma\u00dfnahmen umgesetzt werden:<\/p>\n\n\n\n

Substrate mit hoher W\u00e4rmeleitf\u00e4higkeit bevorzugen; bei Bedarf Metallkernplatinen ausw\u00e4hlen;<\/p>\n\n\n\n

Hochleistungskomponenten mit K\u00fchlk\u00f6rpern versehen und W\u00e4rmeableitungs\u00f6ffnungen nutzen;<\/p>\n\n\n\n

Kupferbl\u00f6cke und -s\u00e4ulen einbetten, um die W\u00e4rmeleitf\u00e4higkeit zu verbessern;<\/p>\n\n\n\n

Um die W\u00e4rmeableitungsfl\u00e4che zu vergr\u00f6\u00dfern, sollten die Massefl\u00e4chen erh\u00f6ht und ungenutzte Bereiche mit Massefl\u00e4chen aufgef\u00fcllt werden.<\/p>\n<\/div>\n\n\n

\n
\"\"<\/figure><\/div>\n\n\n

Plattendickenkontrolle<\/h3>\n\n\n\n

G\u00e4ngige Leiterplattendicken umfassen 0,5 mm, 0,8 mm, 1,0 mm, 1,2 mm, 1,6 mm, 2,0 mm, 3,2 mm, 6,4 mm usw. Kleinere Leiterplatten verwenden typischerweise d\u00fcnnere Materialien, w\u00e4hrend gr\u00f6\u00dfere Leiterplatten, die h\u00e4ufigem Ein- und Ausstecken oder hohen Montagebelastungen ausgesetzt sind, dickere Materialien f\u00fcr die strukturelle Zuverl\u00e4ssigkeit erfordern.<\/p>\n\n\n\n

7. Schritte des Leiterplattenlaminat-Designs<\/h2>\n\n\n\n

Das Design von Leiterplattenlaminaten folgt im Allgemeinen diesen Schritten:<\/p>\n\n\n\n

1. Ermitteln Sie die Gesamtdicke des Plattenstapels (Platinendicke).;<\/p>\n\n\n\n

2. Die Anzahl der PCB-Lagen festlegen und Signallagen, Massefl\u00e4chen und Stromversorgungsfl\u00e4chen zuordnen;<\/p>\n\n\n\n

3. Kupferdicke f\u00fcr die innere und \u00e4u\u00dfere Schicht angeben;<\/p>\n\n\n\n

4. Impedanzverlauf bestimmen;<\/p>\n\n\n\n

5. Bestimmen Sie die Via-Struktur;<\/p>\n\n\n\n

6. Ermitteln Sie den Kupferf\u00fcllgrad f\u00fcr jede Schicht, vorzugsweise symmetrisch.;<\/p>\n\n\n\n

7. W\u00e4hlen Sie Substrat-, PP- und Kupferfolienmaterialien, die den Designanforderungen entsprechen.<\/p>\n\n\n\n

Benchuang Electronics bietet hochwertige\u00a0Mehrschichtige PCB<\/a>\u00a0Dienstleistungen. Nehmen Sie Kontakt mit uns auf und senden Sie uns Ihre Spezifikationen.<\/p>","protected":false},"excerpt":{"rendered":"

1. Was ist ein mehrlagiger Leiterplattenaufbau? Bei der Entwicklung von Standard-Leiterplatten (ein- oder doppelseitig) sind \u00dcberlegungen zum Leiterplattenaufbau in der Regel nicht erforderlich. \u00dcblicherweise werden Laminate ausgew\u00e4hlt, deren Kupfer- und Leiterplattendicke den Designanforderungen f\u00fcr die direkte Weiterverarbeitung entsprechen. Bei Leiterplatten mit vier oder mehr Lagen beeinflusst der Leiteraufbau jedoch direkt Leistung und Kosten. Mehrlagige Leiterplatten [\u2026]<\/p>","protected":false},"author":2,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"footnotes":""},"categories":[3],"tags":[22,19,18],"class_list":["post-516","post","type-post","status-publish","format-standard","hentry","category-news","tag-multilayer-pcb","tag-pcb","tag-pcb-design"],"_links":{"self":[{"href":"https:\/\/bcpcbsz.com\/de\/wp-json\/wp\/v2\/posts\/516","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/bcpcbsz.com\/de\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/bcpcbsz.com\/de\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/bcpcbsz.com\/de\/wp-json\/wp\/v2\/users\/2"}],"replies":[{"embeddable":true,"href":"https:\/\/bcpcbsz.com\/de\/wp-json\/wp\/v2\/comments?post=516"}],"version-history":[{"count":5,"href":"https:\/\/bcpcbsz.com\/de\/wp-json\/wp\/v2\/posts\/516\/revisions"}],"predecessor-version":[{"id":590,"href":"https:\/\/bcpcbsz.com\/de\/wp-json\/wp\/v2\/posts\/516\/revisions\/590"}],"wp:attachment":[{"href":"https:\/\/bcpcbsz.com\/de\/wp-json\/wp\/v2\/media?parent=516"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/bcpcbsz.com\/de\/wp-json\/wp\/v2\/categories?post=516"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/bcpcbsz.com\/de\/wp-json\/wp\/v2\/tags?post=516"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}